搜索资源列表
SIN_fashengqi
- 2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（
NumClock
- 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理
Nios_Timer_DS1337
- 利用带有I2C总线接口的日历时钟芯片DS1337，在NIOS II嵌入式系统平台上实现一个实时时钟，并可在显示器上显示出预置的时分秒。硬件平台为Altera的Cyclone II版Nios II开发环境
adder
- 基于ALTERA 公司cyclone系列FPGA的程序，verilog 实现加法器
cfg_cyclone_fpga
- 采用CPLD来培植ALTERA公司的CYCLONE系列FPGA，（AS，PS，FAS）可选
psk
- 利用VHDL语言实现在，altera 公司的cyclone芯片上实现数字信号的2psk调制解调功能
I2C_auto_config
- 这是一个用VHDL语言描述的I2C自动配置模块，使用了来自opencores.org的I2C核，已在altera的cyclone芯片上调试通过
ethnet
- 利用ALTERA公司Cyclone II 2C35 fpga芯片，实现以太网通信。以太网芯片为DM9000A
FPGACARDprotel
- FPGA开发板的原理图很详细的，主要是ALTERA公司的CYCLONE，用protel画的，
FSKmodulationanddemodulation
- FSK调制与解调，整个设计基于ALTERA公司的QuartusⅡ开发平台，并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。-FSK modulation and demodulation, the entire design is based on ALTERA' s development platform Quartus Ⅱ, and Cyclone series FPGA implem
EP1C6_12_1_2_MOTO
- 基于ALTERA的cyclone 系列的控制电机的实验例程-ALTERA series based on the cyclone motor control routine of the experiment
sourcefile
- 在Altera公司的Cyclone系列FPGA开发板上试验的按键中断程序，希望对那些学习中断开发的初学者有帮助。 pio_key.v是verilog编写的按键中断程序，对应四个按键，按其中任何一个键都可以发送一个中断； keyint.c是Nios中编写的C程序，用于检测按键的中断，如果检测到中断，会检测是哪个按键按下，从而执行相应的程序！ -In Altera' s Cyclone series FPGA development board interrupt key test
C5_SOC_DEVKIT_E
- altera Cyclone V SOC开发板原理图-schematic of altera Cyclone V SOC Demo
exp4_gamma_correction
- 使用视频板上FPGA——EP3C16F484C6（Altera-CycloneⅢ），以及与FPGA相连的视频信号转换芯片SiI7171和SiI7170芯片。 图像信号由计算机通过SiI7171输入至FPGA，在FPGA 上进行图像信号Gamma变换图像处理（γ 1.0, γ 2.5, γ 2.8）之后，再通过上路SiI7170输出到显示器显示。-Using the video board FPGA- EP3C16F484C6 (Altera-Cyclone Ⅲ), and connected w
RGMII_TRANSMITTER
- This module converts 8 bit SDR flow to 4 bit DDR RGMII flow, proved on Altera Cyclone 3 devices.
machine
- Simple finite state machine on Altera Cyclone II
RGMII_RECEIVER
- This module converts 4 bit DDR RGMII flow to 8 bit SDR flow, proved on Altera Cyclone 3 devices.
C4E6-K SCHv2
- Altera board shhematics
text seven
- VGA彩条信号显示器设计 设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera CycloneII系列的 EP2C5T144C8 FPGA。(A VGA color bar signal generator is designed and debugged, and an EDA experimental development system is used (the model of the experimental chip to be use